tinyriscv/sim
liangkangnan f03f42fc9b rtl: add reset ctrl module
Signed-off-by: liangkangnan <liangkangnan@163.com>
2020-11-18 22:15:08 +08:00
..
compliance_test python scripts: remove verison 2020-10-25 12:02:26 +08:00
.gitignore first release 2020-10-23 21:26:18 +08:00
README.md first release 2020-10-23 21:26:18 +08:00
compile_rtl.py rtl: add reset ctrl module 2020-11-18 22:15:08 +08:00
sim_default_nowave.py python scripts: remove verison 2020-10-25 12:02:26 +08:00
sim_new_nowave.py python scripts: remove verison 2020-10-25 12:02:26 +08:00
test_all_isa.py python scripts: remove verison 2020-10-25 12:02:26 +08:00

README.md

compile_rtl.py

编译rtl代码。

使用方法:

python compile_rtl.py [rtl目录相对路径]

比如:

python compile_rtl.py ..

sim_new_nowave.py

对指定的bin文件(重新生成inst.data文件)进行测试。

使用方法:

windows系统下

python sim_new_nowave.py ..\tests\isa\generated\rv32ui-p-add.bin inst.data

Linux系统下

python sim_new_nowave.py ../tests/isa/generated/rv32ui-p-add.bin inst.data

sim_default_nowave.py

对已经存在的inst.data文件进行测试。

使用方法:

python sim_default_nowave.py

test_all_isa.py

一次性测试../tests/isa/generated目录下的所有指令。

使用方法:

python test_all_isa.py