tinyriscv/fpga/images/uart_debug.png