update

Signed-off-by: liangkangnan <liangkangnan@163.com>
2020-04-05 22:45:53 +08:00 · 2020-04-05 22:45:53 +08:00 · c934727ea8
parent 66967e9bb0
commit c934727ea8
1 changed files with 3 additions and 1 deletions
--- a/README.md
+++ b/README.md
@ -13,7 +13,7 @@
 本项目实现的是一个小型RISC-V处理器核(tinyriscv)，采用verilog语言编写。tinyriscv有以下特点：

 1. 支持RV32IM指令集，通过RISC-V指令兼容性测试；
-3. 采用三级流水线，即取指，译码、执行；
+3. 采用三级流水线，即取指，译码，执行；
 4. 可以运行C语言程序；
 5. 支持JTAG，可以通过openocd读写内存(在线更新程序)；
 6. 支持中断；
@ -72,6 +72,8 @@ tinyriscv的整体框架如下：

 # 5.更新记录

+2020-04-05：支持CSR指令；
+
 2020-03-29：重大更新，主要更新如下：

 1. 支持RIB(RISC-V Internal Bus)总线；