zcy
/
tinyriscv
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

add FPGA port 

Signed-off-by: liangkangnan <liangkangnan@163.com>
pull/1/head
liangkangnan 2020-05-01 17:07:02 +08:00
parent 6a197d4a45
commit 9edcc08634
1 changed files with 8 additions and 4 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

12
README.md
View File

@ -4,7 +4,7 @@
本开源项目的初衷是本人想入门RISC-V，熟悉RISC-V的指令内容和汇编语法。 本开源项目的初衷是本人想入门RISC-V，熟悉RISC-V的指令内容和汇编语法。
本人对RISC-V很感兴趣，很看好RISC-V的发展前景，觉得RISC-V就是CPU界中的Linux。由于RISC-V是这两年才开始迅速发展的，因此关于RISC-V的学习参考资料目前还很少，特别是适合入门的资料，因此学习起来进度很缓慢，于是萌生了自己从零开始写RISC-V处理器核的想法。 本人对RISC-V很感兴趣，很看好RISC-V的发展前景，觉得RISC-V就是CPU中的Linux。由于RISC-V是这两年才开始迅速发展的，因此关于RISC-V的学习参考资料目前还很少，特别是适合入门的资料，因此学习起来进度很缓慢，于是萌生了自己从零开始写RISC-V处理器核的想法。
本人是一名FPGA小白，为了快速入门、深入掌握RISC-V，我开始了学习FPGA和verilog的&quot;艰难&quot;历程。我工作的内容是和嵌入式软件相关的，平时根本不会接触到FPGA，也不会用到RISC-V，因此只能用业余时间来学习RISC-V。 本人是一名FPGA小白，为了快速入门、深入掌握RISC-V，我开始了学习FPGA和verilog的&quot;艰难&quot;历程。我工作的内容是和嵌入式软件相关的，平时根本不会接触到FPGA，也不会用到RISC-V，因此只能用业余时间来学习RISC-V。
@ -108,7 +108,11 @@ C语言程序例程位于tests\example目录里。
` .\sim_new_nowave.bat ..\tests\example\simple\simple.bin inst.data` ` .\sim_new_nowave.bat ..\tests\example\simple\simple.bin inst.data`
# 5.未来计划 # 5.移植到FPGA
详细的移植方法请查看本项目下的FPGA目录中的README.md文件。
# 6.未来计划
1. 写设计文档； 1. 写设计文档；
@ -116,7 +120,7 @@ C语言程序例程位于tests\example目录里。
3. ...... 3. ......
# 6.更新记录 # 7.更新记录
2020-04-25：支持FreeRTOS(v10.3.1)。 2020-04-25：支持FreeRTOS(v10.3.1)。
@ -146,7 +150,7 @@ C语言程序例程位于tests\example目录里。
2019-12-06：第一次发布。 2019-12-06：第一次发布。
# 7.其他 # 8.其他
如有疑问或者建议，欢迎在下方评论、或者私信、或者发邮件(liangkangnan@163.com)给我，24小时内必回复。 如有疑问或者建议，欢迎在下方评论、或者私信、或者发邮件(liangkangnan@163.com)给我，24小时内必回复。