tinyriscv/README.md

96 lines
4.5 KiB
Markdown
Raw Normal View History

# 1.初衷
2019-12-03 01:53:47 +00:00
本开源项目的初衷是本人想入门RISC-V熟悉RISC-V的指令内容和汇编语法。
2019-12-03 01:53:47 +00:00
本人对RISC-V很感兴趣很看好RISC-V的发展前景觉得RISC-V就是CPU界中的Linux。由于RISC-V是这两年才开始迅速发展的因此关于RISC-V的学习参考资料目前还很少特别是适合入门的资料因此学习起来进度很缓慢于是萌生了自己从零开始写RISC-V处理器核的想法。
2019-12-03 01:53:47 +00:00
本人是一名FPGA小白为了快速入门、深入掌握RISC-V我开始了学习FPGA和verilog的"艰难"历程。我工作的内容是和嵌入式软件相关的平时根本不会接触到FPGA也不会用到RISC-V因此只能用业余时间来学习RISC-V。
2019-12-03 01:53:47 +00:00
网上有不少关于RISC-V的开源项目但是大多都写得很"高深"对于我这种小白来说学习起来是非常吃力的不太适合入门。本项目目前的代码量非常少是很简单易懂的对于想入门RISC-V的同学来说是一个很好的参考希望能吸引更多的同学能够参与到RISC-V的学习中来促进RISC-V的发展如果能起到抛砖引玉的作用的话那就更好了也许说是砖的话就有点夸大了但哪怕是起到一颗沙子的作用也就足矣。
2019-12-03 01:53:47 +00:00
# 2.介绍
2019-12-03 01:53:47 +00:00
本项目实现的是一个小型RISC-V处理器核(tinyriscv)采用verilog语言编写。tinyriscv有以下特点
2019-12-03 01:53:47 +00:00
1. 支持RV32IM指令集通过RISC-V指令兼容性测试
3. 采用三级流水线,即取指,译码,执行;
4. 可以运行C语言程序
5. 支持JTAG可以通过openocd读写内存(在线更新程序)
6. 支持中断;
6. 支持总线;
2019-12-03 01:53:47 +00:00
项目中的各目录说明:
2019-12-03 01:53:47 +00:00
**rtl**该目录包含tinyriscv的所有verilog源码
2019-12-03 01:53:47 +00:00
**sim**该目录包含仿真的顶层testbench代码和批处理bat文件
**tests**该目录包含测试程序源码其中example目录为c语言程序例程源码isa目录为RV32指令测试源码
**tools**该目录包含编译汇编和c语言程序所需GNU工具链和将二进制文件转成仿真所需的mem格式文件的工具BinToMem。BinToMem\_CLI.exe需要在cmd窗口下执行BinToMem\_GUI.exe提供图形界面双击即可运行
**pic**:存放图片;
tinyriscv的整体框架如下
![tinyriscv整体框架](./pic/arch.jpg)
# 3.如何使用
本项目运行在windows平台编译仿真工具使用的是iverilog和vpp波形查看工具使用的是gtkwave。
在使用之前需要安装以下工具:
1. 安装iverilog工具
可以在这里[http://bleyer.org/icarus/](http://bleyer.org/icarus/)下载安装过程中记得同意把iverilog添加到环境变量中当然也可以在安装完成后手动进行添加。安装完成后iverilog、vvp和gtkwave等工具也就安装好了。
2. 安装GNU工具链
可以通过百度网盘下载(链接: https://pan.baidu.com/s/1bYgslKxHMjtiZtIPsB2caQ 提取码: 9n3c)下载完成后将压缩包解压到本项目的tools目录下。
3. 安装make工具
可以通过百度网盘下载(链接: https://pan.baidu.com/s/1nFaUIwv171PDXuF7TziDFg 提取码: 9ntc)下载完成后直接解压然后将make所在的路径添加到环境变量里。
下面以add指令为例说明如何使用本项目。
打开CMD窗口进入到sim目录执行以下命令
```sim_new_nowave.bat ..\tests\isa\generated\rv32ui-p-add.bin inst.data```
如果运行成功的话就可以看到"PASS"的打印。其他指令使用方法类似。
![](./pic/test_output.png)
# 4.未来计划
1. 完善代码注释;
2. 写设计文档;
3. 支持FreeRTOS
4. ......
# 5.更新记录
2020-04-05支持CSR指令
2020-03-29重大更新主要更新如下
1. 支持RIB(RISC-V Internal Bus)总线;
2. 优化乘法代码节省了2/3的DSP资源
3. 优化除法代码解决了除法模块的BUG
4. 完善C语言例程、启动代码和链接脚本
5. 增加一次性对所有指令进行测试的脚本;
2020-03-08支持中断为此增加了timer模块来验证。
2020-03-01支持JTAG配合openocd可进行内存读写。JTAG文档参考[深入浅出RISC-V调试](https://liangkangnan.gitee.io/2020/03/21/深入浅出RISC-V调试/)。
2020-02-23支持在Xilinx Artix-7平台上运行。详见[tinyriscv_vivado](https://gitee.com/liangkangnan/tinyriscv_vivado)。
2020-01-13支持RV32M的除法指令。其C语言实现详见[div](https://gitee.com/liangkangnan/div)。
2020-01-02支持RV32M的乘法指令。