iobuf: do is a system-verilog keyword
parent
dc2eeebf2f
commit
0c6ef203c0
|
@ -41,26 +41,23 @@
|
|||
|
||||
module ad_iobuf (
|
||||
|
||||
dt,
|
||||
di,
|
||||
do,
|
||||
dio);
|
||||
dio_t,
|
||||
dio_i,
|
||||
dio_o,
|
||||
dio_p);
|
||||
|
||||
parameter DATA_WIDTH = 1;
|
||||
|
||||
input [(DATA_WIDTH-1):0] dt;
|
||||
input [(DATA_WIDTH-1):0] di;
|
||||
output [(DATA_WIDTH-1):0] do;
|
||||
inout [(DATA_WIDTH-1):0] dio;
|
||||
input [(DATA_WIDTH-1):0] dio_t;
|
||||
input [(DATA_WIDTH-1):0] dio_i;
|
||||
output [(DATA_WIDTH-1):0] dio_o;
|
||||
inout [(DATA_WIDTH-1):0] dio_p;
|
||||
|
||||
genvar n;
|
||||
generate
|
||||
for (n = 0; n < DATA_WIDTH; n = n + 1) begin: g_iobuf
|
||||
IOBUF i_iobuf (
|
||||
.I (di[n]),
|
||||
.O (do[n]),
|
||||
.T (dt[n]),
|
||||
.IO (dio[n]));
|
||||
assign dio_o[n] = dio_p[n];
|
||||
assign dio_p[n] = (dio_t[n] == 1'b1) ? 1'bz : dio_i[n];
|
||||
end
|
||||
endgenerate
|
||||
|
||||
|
|
Loading…
Reference in New Issue